Тема: Обеспечение электропитания ПЛИС. Учебная работа № 431071

Учебная работа № 431071. Тема: Обеспечение электропитания ПЛИС

Выдержка из похожей работы

…….

Архитектура и тенденции развития логических ресурсов ПЛИС Xilinx семейства Spartan

…..талле схемы, сложность
которых соответствует целым системам. Эти схемы именуются SOC (Systems On
Chip).

логический схема spartan xilinx

Рисунок I – Взаимосвязь поколений
программируемой логики

В настоящее время компания «Xilinx» выпускает
два семейства ПЛИС типа CPLD:

XC9500;

CoolRunner.

И пять семейств ПЛИС типа FPGA:-

– Spartan;

Virtex;

Kintex;

Artix;

Zynq.

В данной работе дается краткий обзор всех
указанных семейств и детальный обзор архитектур и характеристик серий семейства
Spartan.

1. ОБЗОР ОСНОВНЫХ СЕМЕЙСТВ ПЛИС ФИРМЫ XILINX

.1 ПЛИС CPLD

.1.1 Семейство XC9500

ХС9500 – ПЛИС типа CPLD на основе Fast FLASH
технологии. Семейство ХС9500 в составе серий ХС9500, XC9500XL (3.3 В), XC9500XV
(2.5 В) предоставляет разработчику уникальное сочетание высокой
производительности, гибкости, широкого ряда системных особенностей, возможности
программирования непосредственно в системе и низкой стоимости. Основное
предназначение ПЛИС семейства – небольшие проекты объемом до 6400 системных
вентилей.

Микросхемы этого типа могут быть использованы
для создания нестандартных АЛУ, дешифраторов, мультиплексоров и т.д., т.е.
таких устройств, где требуется логические функции многих переменных и небольшое
количество триггеров.

МС семейства XC9500 могут использоваться в
крупносерийной аппаратуре, а также в системах, где требуется
перепрограммирование “на ходу”.

Для программирования МС семейства XC9500 не
требуется программатор – перепрограммирование осуществляется сигналами от
элементов с напряжением питания 5 В через специальные выводы МС (JTAG-порт) в
той же системе, где и применяется данная ПЛИС. Минимальное число циклов перепрограммирования
МС превышает 10000. Записанная конфигурация может сохранятся более 20- ти лет.

В состав семейства XC9500 входят шесть МС,
емкостью от 36 до 288 макроячеек (от 800 до 6 400 вентилей, соответственно) в
различных корпусах. Все МС семейства XC9500 совместимы по контактам, что
обеспечивает возможность легкого перехода от одной МС к другой в том же
корпусе.

Основные особенности семейства
XC9500:

·        Технология производства: 0.5мкм кМОП
Fast Flash.

·        Системная частота: до 125МГц.

·        Задержка распространения сигнала от
входа до выхода: до 5нс.

·        Диапазон ёмкости от 36 до 288
макроячеек (от 800 до 6400 эквивалентных логических вентилей).

·        Перепрограммируются непосредственно
в системе.

·        10 000 циклов перепрограммирования.

·        20 лет хранения конфигурации.

·        Возможности закрепления выводов
перед трассировкой.

·        Управление задержкой сигнала по
любому из выходов.

·        Возможность защиты схемы от
копирования.

·        Мощный выход – 24 мА.

·        Совместимость с 3,3 В или 5 В
логикой по вводу-выводу.

·        Совместимость с интерфейсом PCI (
для микросхем с быстродействием -5, -7, -10).

·        Полная поддержка периферийного
сканирования в соответствии со стандартом IEEE Std 1149.1 (JTAG).

·        Поддержка проектирования программным
обеспечением Xilinx Alliance Series, Xilinx Foundation Series, WebFitter и
WebPack

.1.2 Семейство CoolRunner- значительно
удешевленное семейство CPLD. Микросхемы семейства CoolRunner предназначены для
использования в системах с низким потреблением тока, которые включают
мобильные, карманные и чувствительные к энер…